 集(ji)成(cheng)電路（IC）版圖設(she)計工程師培(pei)訓班 |
| 課程目標 |
IC設計培訓課程可以讓學員深入了解復雜芯片的基本模塊建立，了解后端的芯片Layout過程以及影響芯片性能的各種因數，掌握如何提高整個芯片設計的成功率和高性能，能夠獨立完成各個流程的設計，并大幅度提高個人在IC設計各個環節中的設計能力。
主要內容：
集成電路設計流程及IC版圖設計
總體設計及布局規劃
各種電路的版圖實現證
版圖設計中各種技巧
|
| 培養對象 |
|
專(zhuan)注于IC設(she)(she)計(ji)(ji)(ji)領域(yu)的人和希望了解整個(ge)IC設(she)(she)計(ji)(ji)(ji)流(liu)程(cheng)的工程(cheng)師(shi)(shi)，即(ji)將介入IC
設(she)(she)計(ji)(ji)(ji)領域(yu)的畢業(ye)生，即(ji)將轉為從事(shi)(shi)半導體工作的人員,已經(jing)(jing)從事(shi)(shi)IC設(she)(she)計(ji)(ji)(ji)，如概念工程(cheng)師(shi)(shi)，設(she)(she)計(ji)(ji)(ji)工程(cheng)師(shi)(shi)，布(bu)線工程(cheng)師(shi)(shi)，測試工程(cheng)師(shi)(shi),應用工程(cheng)師(shi)(shi)，IC芯片設(she)(she)計(ji)(ji)(ji)項(xiang)目經(jing)(jing)理。 |
| 入學要求 |
學員學習本課程應具備下列基礎知識：
◆電路系統的基本概念。 |
| 班級規模及環境 |
|
為了保證培(pei)訓(xun)效果(guo)，增加互動環節(jie)，我們堅持(chi)小(xiao)班授課，每期報名人數限20人，多(duo)余人員安(an)排到下一期進行。 |
| 上課時間和地點 |
上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈
近開課時間(周末班/連續班/晚班）：集成電路版圖設計初級班：2025年9月15日..實用實戰....用心服務..........--即將開課--........................(歡迎您垂詢，視教育質量為生命！) |
| 學時 |
◆課時： 共4天,24學時
◆外地學員：代理安排食宿（需提前預定）
☆注重質量
☆邊講邊練
☆合格學員(yuan)免費推薦(jian)工作(zuo)
★實驗設備請點擊這兒查看★ |
| 新優惠 |
|
◆團體報名優惠措施：兩人95折優(you)惠(hui)，三人或三人以上9折優(you)惠(hui) 。注意：在讀學(xue)生(sheng)憑學(xue)生(sheng)證，即使一個人也優(you)惠(hui)500元(yuan)。 |
| 質量保障 |
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
2、培訓結束后免費提供一個月的技術支持，充分保證培訓后出效果；
; 3、培訓合格學員可享受免費推薦就業機會。 |
| 集成電(dian)路（IC）版圖設計培(pei)訓(xun)班 |
| 課程進度安排 |
| 課程大綱 |
|
| 課程進度安排 |
|
| 時間 |
課程大綱 |
|
| 第一階段 |
|
| 學習目標 |
掌握Linux基本操作，vi編輯器的使用，virtuoso軟件的操作。 |
|
| |
1 Linux的用戶界面及工作站的登陸。
1.1 Linux概述
1.2 Linux系統訪問
1.3 Linux的圖形用戶界面
1.4 Linux的文件和目錄
1.5 文本編輯器Vi
實驗：，訪問相關目錄和文件，編輯文件。
|
|
| |
2 virtuoso軟件的啟動
2.1 virtuoso軟件的配置文件cds.lib
2.2 icfb的啟動：icfb
2.3 版圖建庫的文件display.drf
實驗:編輯 cds.lib文件。
啟動icfb,建立一個layout 庫，刪除一個庫。
3 virtuoso軟件的操作
3.1 快捷的默認設置。
3.2 快捷的個人設置，怎么修改快捷鍵。
3.3 繪制Path、Rectangle
實驗:編輯.bashrc 文件。
使用快捷鍵繪制Path、Rectangle，添加圖形。
|
|
| |
4.
4.1
IC設計流程及
4.2 IC版圖設計的作用
4.3 平面半導體工藝和術語
4.4 CMOS基本工藝
4.5 NMOS/PMOS/NPN/PNP 及其版圖實現
4.6 反相器的版圖實現
4.7 版圖設計環境及工具的使用
4.8 版圖編輯的快捷鍵(jian) |
| 第二階段 |
|
| 學習目標 |
了解IC版圖的基本概念，半導體的工藝流程，學會做版圖的基本器件。 |
|
| |
5 半導體基礎理論、集成電路制造工藝
5.1 PN結
5.2 介紹
5.3 MOS場效應晶體管
5.4 集成電路中的器件結構
6 集成電路設計概述
6.1 集成電路設計流程和設計工具
6.2 國內外集成電路技術發展概況
6.3 國內外主要集成電路晶圓代工廠(Foundry)介紹
|
|
| |
6 半導體器件原理及版圖設計
6.1 Design Rule的基本概念及內容。
6.2 MOS管的版圖設計及剖面圖。
6.3 反相器（invter）的結構及版圖設計
7 反相器及其版圖實現
實驗：
1.
做一個nmos管實驗
2. 做一個pmos管實驗
3,
做一個NPN管實驗
4，做一個PNP管實驗
|
|
| |
|
| 第三階段 |
|
| 學習目標 |
學會版圖設計的重要技巧 |
|
| |
8 Cell的概念和練習
8.1 Cell的基本概念。
8.2 Controll Cell。
8.4 CELL制作技巧。
實驗：做一個Controll Cell模塊實驗。
|
|
| |
9 pkchip制作實戰 。
9.1 chip 規劃.
9.2 電源的配置及操作。
9.3 地的配置和操作。
9.4 Inverse的放置。
10 pkchip制作技巧總結
實驗：
pkchip制作實戰演練。
|
|
| |
|
| 第四階段 |
|
| 學習目標 |
掌握做一個OPAMP的版圖設計 |
|
| |
11 IC layout模擬模塊設計
11.1 OPAMP的原理及版圖設計
11.2 概念及版圖設計
11.3 技巧總結
|
|
| |
12.
12.1 對稱的概念及版圖設計
12.2 不同器件特性相對版圖布局的關系
12.3 關鍵線的連接
12.4 電源和地線的連接
實 驗：完成OP版圖
|
|
|
|
|
首 頁 手機閱讀模式
